Pat
J-GLOBAL ID:200903006582283501
薄膜トランジスタ基板とその製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
特許業務法人原謙三国際特許事務所
Gazette classification:公開公報
Application number (International application number):2005157792
Publication number (International publication number):2006332551
Application date: May. 30, 2005
Publication date: Dec. 07, 2006
Summary:
【課題】厚いゲート絶縁膜とGOLD構造のLDD領域を有する高耐圧TFTと薄いゲート絶縁膜を有する低圧TFTとを少ない製造工程で製造する。【解決手段】ボトムゲート電極を覆って形成された第1ゲート絶縁膜13と、ボトムゲート電極と交差する第1の島状半導体膜を含む複数の島状半導体膜14と、第1ゲート絶縁膜13上方に形成された薄い第2ゲート絶縁膜15と、ボトムゲート電極と交差しない第2の島状半導体膜と交差するように、第2ゲート絶縁膜15上方に形成されたトップゲート電極16と、第1、第2の島状半導体膜において、ゲート電極より外側の領域に形成されたn型のソース/ドレイン領域と、第1の島状半導体膜において、ソース/ドレイン領域の内側に、ボトムゲート電極上方にチャネル領域を残して、ボトムゲート電極を一部覆って形成された、ソース/ドレイン領域より低不純物濃度のn型のLDD領域とを有する薄膜トランジスタ基板。【選択図】図1-2
Claim (excerpt):
基板と、
前記基板上方に形成された第1のボトムゲート電極と、
前記第1のボトムゲート電極を覆って、前記基板上方に形成された第1ゲート絶縁膜と、
前記第1ゲート絶縁膜上方に形成された複数の島状半導体膜であって、前記第1のボトムゲート電極と交差する第1の島状半導体膜を含む複数の島状半導体膜と、
前記複数の島状半導体膜を覆って、前記第1ゲート絶縁膜上方に形成された、前記第1ゲート絶縁膜より薄い第2ゲート絶縁膜と、
前記複数の島状半導体膜の内、前記ボトムゲート電極と交差しない第2の島状半導体膜と交差するように、前記第2ゲート絶縁膜上方に形成された第1のトップゲート電極と、
前記第1、第2の島状半導体膜において、前記ゲート電極より外側の領域に形成された第1導電型のソース/ドレイン領域と、
前記第1の島状半導体膜において、前記ソース/ドレイン領域の内側に形成され、前記第1のボトムゲート電極上方にチャネル領域を残して、前記第1のボトムゲート電極を一部覆って形成された、前記ソース/ドレイン領域より低不純物濃度の前記第1導電型のLDD領域と、
を有する薄膜トランジスタ基板。
IPC (4):
H01L 21/336
, H01L 29/786
, H01L 21/20
, G02F 1/136
FI (6):
H01L29/78 616A
, H01L29/78 617U
, H01L29/78 627G
, H01L21/20
, G02F1/1368
, H01L29/78 627C
F-Term (71):
2H092JA24
, 2H092JA25
, 2H092JA26
, 2H092JA34
, 2H092JB56
, 2H092KA04
, 2H092KA05
, 2H092KB25
, 2H092MA05
, 2H092MA08
, 2H092MA15
, 2H092MA17
, 2H092MA30
, 5F110AA04
, 5F110AA16
, 5F110BB02
, 5F110BB04
, 5F110CC02
, 5F110CC08
, 5F110DD02
, 5F110DD13
, 5F110DD14
, 5F110DD17
, 5F110EE04
, 5F110EE37
, 5F110EE44
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF09
, 5F110FF30
, 5F110GG02
, 5F110GG13
, 5F110GG25
, 5F110GG45
, 5F110HJ01
, 5F110HJ04
, 5F110HJ12
, 5F110HJ13
, 5F110HJ23
, 5F110HL03
, 5F110HL04
, 5F110HL12
, 5F110HL23
, 5F110HM15
, 5F110NN04
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN35
, 5F110NN72
, 5F110NN78
, 5F110PP03
, 5F110PP35
, 5F110QQ23
, 5F152AA06
, 5F152BB02
, 5F152BB03
, 5F152CC02
, 5F152CD13
, 5F152CD14
, 5F152CD17
, 5F152CD23
, 5F152CE05
, 5F152CE14
, 5F152CE24
, 5F152CE45
, 5F152FF05
, 5F152FG01
, 5F152FH18
Patent cited by the Patent:
Cited by applicant (4)
-
表示素子駆動装置およびその製造方法
Gazette classification:公開公報
Application number:特願平6-065559
Applicant:ソニー株式会社
-
薄膜トランジスタ装置及びその製造方法
Gazette classification:公開公報
Application number:特願2001-235283
Applicant:富士通ディスプレイテクノロジーズ株式会社
-
半導体装置およびその作製方法
Gazette classification:公開公報
Application number:特願2000-033377
Applicant:株式会社半導体エネルギー研究所
-
半導体装置の製造方法及び半導体製造装置
Gazette classification:公開公報
Application number:特願2001-256977
Applicant:富士通株式会社
Show all
Cited by examiner (5)
-
画像表示装置及びその製造方法
Gazette classification:公開公報
Application number:特願平10-206080
Applicant:株式会社日立製作所
-
露光装置および露光方法および半導体装置の作製方法
Gazette classification:公開公報
Application number:特願平11-320514
Applicant:株式会社半導体エネルギー研究所
-
半導体装置の作製方法
Gazette classification:公開公報
Application number:特願2002-356339
Applicant:株式会社半導体エネルギー研究所
-
薄膜トランジスタを有する電子装置
Gazette classification:公表公報
Application number:特願平11-549076
Applicant:コーニンクレッカフィリップスエレクトロニクスエヌヴィ
-
アクティブマトリクス表示装置の製造方法
Gazette classification:公開公報
Application number:特願平6-222193
Applicant:株式会社東芝
Show all
Return to Previous Page