Pat

J-GLOBAL ID：200903006605039816

半導体装置及びその製造方法

Inventor： 深田 晋一 ,  楓 弘志 ,  小島 勝紀 ,  阿部 宏美 ,  鈴樹 正恭
Applicant, Patent owner： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1997182097
Publication number (International publication number)：1999026762
Application date： Jul. 08, 1997
Publication date： Jan. 29, 1999
Summary：

【要約】【課題】ソース及びドレイン上に、シート抵抗を低減するのに十分な膜厚のコバルトシリサイド(CoSi2 )膜を、その下のp/n接合に接合リークを増大させることなく形成する。【解決手段】ソース及びドレイン電極上のコバルトシリサイド層を、コバルトシリサイド層を一度形成した後、このコバルトシリサイド層上にCo膜を形成し、そのCo膜をシリサイド化してCoSi2 を形成する工程を少なくとも1回実施することにより所定の膜厚に形成する。

Claim (excerpt)：

絶縁膜で周囲より分離されたSi基板上の活性領域に形成される、表面をコバルトシリサイド(CoSi2)層に被われたソース及びドレイン電極と、このソース及びドレイン電極間を分割して存在するゲート絶縁膜,ポリシリコン層,金属シリサイド層の積層膜からなるゲート電極と、このゲート電極の両側を被うサイドスペーサよりなるMOSトランジスタにおいて、ソース及びドレイン電極上のコバルトシリサイド層を、コバルトシリサイド層を一度形成した後、このコバルトシリサイド層上にCo膜を形成し、そのCo膜をシリサイド化してコバルトシリサイドを形成する工程を少なくとも1回実施することにより、最初に形成したコバルトシリサイド層より厚い所定の膜厚に形成することを特徴とするMOSトランジスタの製造方法。

IPC (3)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301

FI (2)：

H01L 29/78 301 P ,  H01L 21/28 301 T