Pat

J-GLOBAL ID：200903006634315059

半導体装置およびその製造方法

Inventor： 有馬 英一
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992329130
Publication number (International publication number)：1994177265
Application date： Dec. 09, 1992
Publication date： Jun. 24, 1994
Summary：

【要約】【目的】 アライメントのずれ量が多くても配線膜とその上層にある上層配線膜とのショートを防ぐことができる半導体装置を提供すること。【構成】 半導体基板1の上にはゲート酸化膜3を介在させて第1の配線膜5が形成されている。第1の配線膜5の上にはシリコン窒化膜9が形成されている。第1の配線膜5の側壁にはサイドウォールシリコン酸化膜7aが形成されている。サイドウォールシリコン酸化膜7aを覆うようにサイドウォールシリコン窒化膜11aが形成されている。シリコン窒化膜はシリコン酸化膜のエッチングの際にシリコン酸化膜よりエッチング速度が遅くなる。したがって写真製版の際にアライメントのずれ量が多くても、スルーホール13内に第1の配線膜5が露出するということはなくなる。

Claim (excerpt)：

半導体基板の上に形成された配線膜と、前記配線膜の側壁に沿って形成されたサイドウォールシリコン酸化膜と、前記半導体基板の上であって、前記配線膜および前記サイドウォールシリコン酸化膜を覆うように形成され、シリコン酸化膜のエッチングの際にシリコン酸化膜よりエッチング速度が遅くなる材料からなる絶縁膜と、前記半導体基板の上であって、前記絶縁膜を覆うように形成されたシリコン酸化膜と、を備えた半導体装置。

IPC (4)：

H01L 21/90 ,  H01L 21/3205 ,  H01L 21/336 ,  H01L 29/784

FI (2)：

H01L 21/88 B ,  H01L 29/78 301 Y