Pat
J-GLOBAL ID：200903006680190651
半導体記憶装置
Inventor：
Applicant, Patent owner：
Agent (1)：
石川 泰男
Gazette classification：公開公報
Application number (International application number)：1991240041
Publication number (International publication number)：1993081883
Application date： Sep. 19, 1991
Publication date： Apr. 02, 1993
Summary：
【要約】【目的】 フラッシュEEPROM等の電気的書き替え可能な不揮発性半導体記憶装置に関し、制御の簡単な過剰消去防止回路を構成することを目的とする。【構成】 コントロールゲートCG、フローテングゲートFG、ドレインD、およびソースSの電極を有し、フローティングゲートFGに蓄積する電荷により情報が記憶されるセルトランジスタからなる情報記憶用のセル1を複数配設したセルアレイと、情報の消去時にセル1へ消去電圧を印加する消去電圧印加回路2と、を備える電気的に書き替え可能な不揮発性半導体記憶装置であって、前記消去電圧印加時に前記フローティングゲートFGに蓄積された電荷の変化に伴うセル1の状態の変化を検出する検出回路3と、当該検出回路3で検出されるセル1の変化に対応して、消去電圧印加回路2における消去電圧印加を終了させる制御回路4と、を備えて構成する。
Claim (excerpt)：
コントロールゲート(CG)、フローティングゲート(FG)、ドレイン(D)、およびソース(S)の電極を有し、前記フローティングゲート(FG)に蓄積する電荷により情報が記憶されるセルトランジスタからなるセル(1)を複数配設したセルアレイと、情報の消去時に前記セル(1)へ消去電圧を印加する消去電圧印加回路(2)と、を備える電気的に書き替え可能な不揮発性半導体記憶装置であって、前記消去電圧印加時に前記フローティングゲート(FG)に蓄積された電荷の変化に伴う前記セル(1)の変化を検出する検出回路(3)と、当該検出回路(3)で検出される前記セル(1)の変化に対応して、前記消去電圧印加回路(2)における消去電圧印加を終了させる制御回路(4)と、を備えたことを特徴とする半導体記憶装置。
IPC (2)：
FI (2)：
G11C 17/00 309 C
, H01L 27/10 434
