Pat

J-GLOBAL ID：200903006683378520

半導体集積回路

Inventor： 二見 治司
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 井出 直孝
Gazette classification：公開公報
Application number (International application number)：1991341408
Publication number (International publication number)：1993175430
Application date： Dec. 24, 1991
Publication date： Jul. 13, 1993
Summary：

【要約】 (修正有)【目的】 簡単かつ正確に半導体チップの識別可能なチップ識別回路を有する半導体集積回路を実現する。【構成】 半導体集積回路としてのTEGチップ1aは、9個のサブチップ2から構成され、サブチップ2はチップの種類A、BおよびCに応じて、それぞれ接続個数が設定されたPN接合ダイオード列4を含んでいる。そして各PN接合ダイオード列の一端は組み立てられたときパッケージピンに接続される認識パッドに接続され、他端はPN接合の形式により最高または最低電位に接続され、ダイオード個数の設定はAl配線12により行われる。【効果】 半導体チップの識別は、PN接合ダイオード列に定電流を流し、そのときの順方向電圧を測定することで簡単かつ正確に行うことができる。

Claim (excerpt)：

半導体チップの種類を識別するチップ識別回路を有する半導体集積回路において、前記チップ識別回路は、複数個のPN接合ダイオードが直列に接続されたPN接合ダイオード列を含み、前記PN接合ダイオード列の一端は定められた電源端子に接続され、他方の端子はパッケージ側ピンに接続されるボンディングパッドに接続されたことを特徴とする半導体集積回路。

IPC (4)：

H01L 27/04 ,  H01L 21/02 ,  H01L 21/66 ,  H01L 23/00

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭64-023546
  
• 特開昭63-101783
  
• 特開昭59-147443