Pat
J-GLOBAL ID:200903006697302216

マルチゲート半導体素子

Inventor:
Applicant, Patent owner:
Agent (1): 鈴木 晴敏
Gazette classification:公開公報
Application number (International application number):1993252619
Publication number (International publication number):1995086609
Application date: Sep. 14, 1993
Publication date: Mar. 31, 1995
Summary:
【要約】【目的】 マルチゲート半導体素子の閾値電圧調整を可能にする。【構成】 マルチゲート半導体素子2は少なくとも2個の薄膜トランジスタTFT1,TFT2を直列接続した構造を有している。調整手段3を備えており、直列接続点の電位を制御する事により、マルチゲート半導体素子2の閾値電圧を調整可能にしている。具体的には、一方の薄膜トランジスタTFT1のドレイン領域D1と他方の薄膜トランジスタTFT2のソース領域S2は、所定の形状にパタニングされた不純物領域1により互いに接続されている。該調整手段3は不純物領域1からなる制御ラインCLの電位を制御する。
Claim (excerpt):
2個以上の薄膜トランジスタを直列接続したマルチゲート半導体素子において、直列接続点の内少なくとも1箇所の電位を制御する調整手段を設け閾値電圧を調整可能とする事を特徴とするマルチゲート半導体素子。
IPC (2):
H01L 29/786 ,  G02F 1/136 500
FI (2):
H01L 29/78 311 G ,  H01L 29/78 311 C

Return to Previous Page