Pat

J-GLOBAL ID：200903006740766620

電界効果トランジスタ

Inventor： 尾藤 康則 ,  岩田 直高
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998054569
Publication number (International publication number)：1999251575
Application date： Mar. 06, 1998
Publication date： Sep. 17, 1999
Summary：

【要約】 (修正有)【課題】 キャップ層からチャネル層へのコンタクト抵抗が低く、さらにGaAsゲート埋込み層が表面に露出した部分のシート抵抗が低く、その結果、低いオン抵抗を有するヘテロ接合FET構造を提供する。【解決手段】 Al0.2 Ga0.8 Asゲートコンタクト層109上に,SiドープGaAsゲート埋め込み層110,SiドープAl0.2 Ga0.8 Asワイドリセスストッパ層111,アンドープGaAs層112,SiドープGaAsキャップ層113を順次成長したエピタキシャルウェハーを用いて電界効果トランジスタを作製する。アンドープGaAs層112内に形成された電子蓄積層の形成によりポテンシャルバリヤの降下が助長され、AlGaAs層111のポテンシャルバリヤを通過する確率が増加する。また、GaAs層112には不純物をドープしていないため、この層中での電子の不純物散乱が抑えられ、電子の移動度が増加する。

Claim (excerpt)：

アンドープのInGaAsチャネル層またはアンドープのGaAsチャネル層と、その上に第一のAlGaAsゲートコンタクト層、第二のGaAsゲート埋め込み層、第三のAlGaAs層、第四のGaAsキャップ層を少なくとも有する半導体結晶を用いた電界効果トランジスタであって、第一、第三のAlGaAs層をエッチングストッパ層に用いて形成した二段リセス構造を有し、第三のAlGaAs層をn型不純物高濃度ドープ層、第四のGaAs層の内第三のAlGaAs層に接する部分をアンドープ層、その上部をn型不純物を高濃度ドープ層とし、第二のGaAsゲート埋め込み層とゲート電極とが接触し、隙間が無いことを特徴とする電界効果トランジスタ。

IPC (3)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812