Pat

J-GLOBAL ID：200903006748339853

半導体装置

Inventor： 滝田 勇二
Applicant, Patent owner： 株式会社東芝
Agent (1)： 三好 秀和 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994191423
Publication number (International publication number)：1996055961
Application date： Aug. 15, 1994
Publication date： Feb. 27, 1996
Summary：

【要約】【目的】 抵抗トリミングを行う場合の、トリミング回路の小型化と高精度、高再現性が可能な半導体装置を提供する。【構成】 半導体基板中に形成された抵抗体拡散領域と、この抵抗体拡散領域の上部に形成された2つのコンタクトホールと、この一方のコンタクトホールの上に形成された薄い絶縁膜とで少なく共構成される。この薄い絶縁膜に所定の電圧を印加し、絶縁膜を破壊、短絡させることにより、トリミング回路の接続変更を行ない、所望の抵抗値を得るべく構成された、半導体チップ上の回路である。

Claim (excerpt)：

半導体基板表面の一部に形成された抵抗体と、該抵抗体の上部に形成された厚い絶縁膜と、該厚い絶縁膜を貫通して、該抵抗体に達する第1、および第2のコンタクトホールと、該第1のコンタクトホール内の抵抗体の露出している表面に形成された薄い絶縁膜と、該第1のコンタクトホールを介して該第1の薄い絶縁膜に達する第1の金属配線と、該第2のコンタクホールを介して該抵抗体に接続される第2の金属配線とで少なく共構成され、該第1および第2の金属配線との間に所定の電圧を印加して、該薄い絶縁膜を破壊し、該第1の金属配線と該抵抗体とを短絡することにより、抵抗値調整を行うことを特徴とする半導体装置。

IPC (3)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/82

FI (2)：

H01L 27/04 V ,  H01L 21/82 F

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭63-016652
  
• 特開昭64-071168
  
• 特公昭47-011779