Pat

J-GLOBAL ID：200903006763519906

半導体装置

Inventor： 角田 哲次郎
Applicant, Patent owner： 株式会社東芝
Agent (1)： 竹村 壽
Gazette classification：公開公報
Application number (International application number)：1991318550
Publication number (International publication number)：1993152507
Application date： Nov. 07, 1991
Publication date： Jun. 18, 1993
Summary：

【要約】【目的】電力半導体素子の放熱特性を低下させることなく電力半導体素子と制御回路のカップリング容量を低減するような半導体装置を提供する。【構成】この半導体装置は、放熱板に利用される金属ベ-ス1を備えており、実装基板2がその上に設けられている。実装基板2は、配線パタ-ン3と金属層6とを有するセラミック絶縁基板21からなる。金属層6は、配線パタ-ン3の反対側に形成され、絶縁基板21と金属ベ-ス1を接合するために設けられるが、浮遊容量を少なくするために制御回路部の配線パタ-ン35の下には、配置しないようにする。

Claim (excerpt)：

金属ベースと、前記金属ベース上に形成され、配線パタ-ンをその第1の主面に、前記金属ベ-スに接合される金属層をその第2の主面に形成したセラミック絶縁基板からなる実装基板と、前記実装基板上に搭載され、前記配線パタ-ンと電気的に接続される電力半導体素子及び制御回路素子を含む半導体素子と、前記金属ベ-スの前記金属層が形成されていない部分の上に設けられ、前記セラミック絶縁基板と前記金属ベ-スとの間に有り、かつ、前記制御回路素子を含む制御回路の下に形成されている空隙とを具備していることを特徴とする半導体装置。

IPC (4)：

H01L 25/04 ,  H01L 25/18 ,  H01L 23/12 ,  H01L 23/14

FI (3)：

H01L 25/04 Z ,  H01L 23/12 J ,  H01L 23/14 M