Pat

J-GLOBAL ID：200903006821569102

マイクロコンピュータ

Inventor： 安部 秀夫 ,  森田 浩史
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992086781
Publication number (International publication number)：1993324867
Application date： Apr. 08, 1992
Publication date： Dec. 10, 1993
Summary：

【要約】 (修正有)【目的】 マイクロコンピュータの消費電力を低減させる。【構成】 マイクロコンピュータ11は、外部の電源制御部16と、電源端子51,52を介して電源制御部16よりの第1と第2の電源電圧間の電圧変換を行うレベルシフタ13と、低消費電力状態への移行とクロック制御を行うPMU14と、周辺回路15とを備える。電源制御部16より、第1と第2の電源電圧が出力され、それぞれ電源端子51,52よりレベルシフタ群13、PMU14、CPU12および周辺回路15に供給される。CPU12よりは、CPU12自体の動作状態を示す状態信号101がPMU14に入力され、その動作状態に対応して、低消費電力動作状態が検出される。低消費電力化対応策として、PMU14から周波数を低減された内部クロック信号102がCPU12と周辺回路15に供給され、電圧制御信号103でCPU12と周辺回路15に供給される第2の電源電圧が低減される。

Claim (excerpt)：

中央処理装置ならびに当該中央処理装置に対応して設けられる周辺ハードウェアと、前記中央処理装置および前記周辺ハードウェアに対してクロック信号を供給するクロック生成手段と、前記中央処理装置および前記周辺ハードウェアを除く構成要素に対して電源電圧を供給する第1の電源供給手段と、前記中央処理装置および前記周辺ハードウェアに対して可変電源電圧を供給する第2の電源供給手段と、前記中央処理装置の動作状態をモニタして、当該中央処理装置および前記周辺ハードウェアの低消費電力動作状態を検出する状態検出手段と、前記第1および第2の電源供給手段から供給される電源電圧間の電位差を吸収し調定するレベルシフタ群と、前記状態検出手段による前記中央処理装置および前記周辺ハードウェアの低消費電力動作状態を参照して、前記クロック生成手段より出力される内部クロック周波数、ならびに前記第2の電源供給手段より供給される可変電源電圧を、前記中央処理装置および前記複数の周辺ハードウェアを対象として制御するように作用する消費電力制御手段と、を少なくとも備えることを特徴とするマイクロコンピュータ。