Pat
J-GLOBAL ID:200903006829062430
半導体素子およびその製造方法
Inventor:
,
,
,
Applicant, Patent owner:
Agent (1):
奥田 誠司
Gazette classification:公開公報
Application number (International application number):2005175048
Publication number (International publication number):2006148048
Application date: Jun. 15, 2005
Publication date: Jun. 08, 2006
Summary:
【課題】半導体層表面に対する粗面やステップバンチングの形成を抑制しつつ、半導体層と電極との接触抵抗を低減する。【解決手段】基板の表面に形成された半導体層10と、半導体層10と電気的に接触するオーミック電極5と、半導体層10の少なくとも一部を覆うゲート電極6とを備えた半導体素子であって、半導体層10の表面のうちオーミック電極5に対向する部分7の表面粗さRz1は、半導体層10の表面のうちゲート電極6に対向する部分8の表面粗さRz2よりも大きい。【選択図】図1
Claim (excerpt):
基板の表面に形成された半導体層と、
前記半導体層と電気的に接触するオーミック電極と、
前記半導体層の少なくとも一部を覆うゲート電極と
を備えた半導体素子であって、
前記半導体層の表面のうち前記オーミック電極に対向する部分の表面粗さRz1は、前記半導体層の表面のうち前記ゲート電極に対向する部分の表面粗さRz2よりも大きい半導体素子。
IPC (4):
H01L 21/28
, H01L 29/78
, H01L 29/12
, H01L 21/336
FI (8):
H01L21/28 301B
, H01L21/28 A
, H01L29/78 652L
, H01L29/78 652M
, H01L29/78 652T
, H01L29/78 658Z
, H01L29/78 301B
, H01L29/78 301S
F-Term (35):
4M104AA03
, 4M104BB05
, 4M104CC01
, 4M104DD24
, 4M104DD78
, 4M104DD83
, 4M104FF27
, 4M104FF28
, 4M104GG09
, 4M104GG12
, 4M104HH15
, 5F140AA01
, 5F140AA10
, 5F140AA19
, 5F140AC02
, 5F140AC23
, 5F140BA02
, 5F140BA16
, 5F140BA17
, 5F140BA20
, 5F140BB06
, 5F140BB15
, 5F140BC06
, 5F140BC12
, 5F140BF01
, 5F140BF05
, 5F140BH21
, 5F140BH49
, 5F140BJ01
, 5F140BJ06
, 5F140BJ08
, 5F140BK13
, 5F140BK21
, 5F140BK24
, 5F140BK34
Patent cited by the Patent:
Cited by applicant (1)
-
炭化けい素半導体素子の製造方法
Gazette classification:公開公報
Application number:特願平11-240172
Applicant:富士電機株式会社
Return to Previous Page