Pat

J-GLOBAL ID：200903006892969179

半導体装置の製造方法

Inventor： 牛山 雅弘 ,  大路 譲 ,  久米 均 ,  田地 新一
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 薄田 利幸 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992138806
Publication number (International publication number)：1993335287
Application date： May. 29, 1992
Publication date： Dec. 17, 1993
Summary：

【要約】【目的】低電界リ-ク電流が十分低い一括消去型EEPROMを形成できる半導体装置の製造方法を提供する。【構成】面方位(111)のSi基板の表面を、窒素あるいはハロゲンを含有する気体若しくは液体で処理して、上記表面のシリコンと窒素あるいはハロゲンを結合させる。【効果】Si基板の表面が極度に平坦になり、局所的な電界集中が緩和されて低電界リーク電流が抑制される。

Claim (excerpt)：

第1導電形を有し、面方位が(111)のシリコン基板若しくはシリコン膜の主表面を、窒素化合物、ハロゲン若しくはハロゲン化合物と接触させることにより、上記シリコン基板若しくはシリコン膜の主表面のシリコンと窒素若しくはハロゲンを結合させる工程と、上記窒素若しくはハロゲンが結合された主表面上にフロ-テイングゲ-ト電極を形成する工程と、当該フロ-テイングゲ-ト電極上に層間絶縁膜を形成する工程と、当該層間絶縁膜上にコントロ-ルゲ-ト電極を形成する工程と、上記シリコン基板若しくはシリコン膜の主表面領域内に上記第1導電形とは逆の第2導電形を有するソ-ス、ドレイン領域を形成する工程を少なくとも含むことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/302 ,  H01L 21/304 341 ,  H01L 27/115