半導体装置の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：大貫進介 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998179660
Publication number (International publication number)：1999354793
Application date： Jun. 10, 1998
Publication date： Dec. 24, 1999
Summary：

【要約】【課題】インテリジェントパワーICを製造する際に、CMOS回路の特性を維持したまま、パワー半導体装置のチャネルを自己整合的に形成可能にし、自己整合コンタクトをその集積回路に使用可能にする。【解決手段】インテリジェントパワーICのLDMOS部分のゲート電極形成前に、LDMOSのチャネルを誘電体層を使用して、自己整合的に決定可能にすることにより、その後、インテリジェントパワーICにおけるCMOS部分の特性を変化させることなしに、CMOS部分およびLDMOS部分のゲート電極を同時に形成できる。また、LDMOS部分のゲート電極形成前に、CMOS部分のチャネルを決定し、その後に、LDMOS部分のゲート電極を形成できる。これにより、LDMOS部分に自己整合コンタクトを簡単に形成でき、短プロセス、低コスト、高集積化を可能にする。

Claim (excerpt)：

半導体装置の製造方法であって:半導体基板の主表面の第1領域(111)上にあり、第1膜厚を有する第1誘電体部分(121)と、第1領域に隣接する第2領域(112)の上にある、前記第1膜厚より厚い第2膜厚を有する第2誘電体部分(122)とを有する誘電体層、を形成する段階;前記第2誘電体部分(122)を通過せず、かつ前記第1誘電体部分(121)を通過するインプラントエネルギにて、前記第1領域(111)に、第1導電型不純物をインプラントする段階;前記第2誘電体部分(122)を通過せず、かつ前記第1誘電体部分(121)を通過するインプラントエネルギにて、前記第1領域(111)に、第2導電型不純物をインプラントする段階;および前記第1導電型不純物および第2導電型不純物を拡散し、拡散の程度の相違によりベース拡散層(131)およびソースまたはドレイン拡散層(141)を形成し、前記ベース拡散層(131)内に自己整合的にチャネルを決定する段階;から構成されることを特徴とする方法。

IPC (6)：

H01L 29/78 , H01L 21/265 , H01L 21/8234 , H01L 27/088 , H01L 21/8238 , H01L 27/092

FI (5)：

H01L 29/78 301 W , H01L 21/265 604 M , H01L 27/08 102 A , H01L 27/08 321 C , H01L 29/78 301 S

Patent cited by the Patent：

Cited by examiner (2)

特開昭58-089865
特開昭60-136377

Return to Previous Page