Pat

J-GLOBAL ID：200903006970416521

TAB用半導体チップ

Inventor： 根来 達雄
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992150173
Publication number (International publication number)：1993343408
Application date： Jun. 10, 1992
Publication date： Dec. 24, 1993
Summary：

【要約】【構成】素子領域2が形成された半導体基板1表面に絶縁膜3を介して下層配線5を形成する。つぎに層間絶縁膜6を形成したのち上層配線7およびプローブ用パッド7aを形成する。つぎに表面保護膜8を形成したのちレジスト(図示せず)をマスクとして、めっき法によりバンプ9を形成する。【効果】上層配線からなるウェーハチェック専用のプローブ用パッドを形成した。その結果、素子形成領域を縮小することなく、ストレート配列のバンプピッチを従来よりも20〜30%縮小することができた。外周から2列目や、素子形成領域の上にプローブ用パッドを形成することができるので、半導体チップの面積を縮小することができる。

Claim (excerpt)：

半導体チップ表面の外周に沿って下層配線に接続するボンディングパッドが形成され、前記半導体チップ表面の前記ボンディングパッドの内側に上層配線からなるウェーハチェック用のパッドが形成されたTAB用半導体チップ。

IPC (3)：

H01L 21/321 ,  H01L 21/60 311 ,  H01L 23/522

FI (2)：

H01L 21/92 C ,  H01L 23/52 B