Pat

J-GLOBAL ID：200903007017976419

半導体装置及びその製造方法

Inventor： 宮▲崎▼ 博史 ,  日野出 憲治 ,  本間 喜夫 ,  小林 伸好 ,  山本 直樹 ,  平岩 篤 ,  小嶋 寿夫 ,  村上 賢路
Applicant, Patent owner： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
Agent (1)： 薄田 利幸
Gazette classification：公開公報
Application number (International application number)：1992170659
Publication number (International publication number)：1994013381
Application date： Jun. 29, 1992
Publication date： Jan. 21, 1994
Summary：

【要約】【目的】Cu配線によって、半導体素子がCu汚染されることを防止した半導体装置を提供すること。【構成】半導体素子の上にPSG(リンガラス)膜3、Si膜10、Cu膜12が設けられた半導体装置。Si膜10、Cu膜12の間にはTiN膜11等のような高融点金属やその合金、窒化物の膜が設けられていることが好ましい。PSG(リンガラス)膜3はシリコンオキシナイトライド等の絶縁膜でよく、また、Si膜10は過剰Siを含むシリサイド膜でよく、Cu膜12は銅を主成分とする合金膜でよい。

Claim (excerpt)：

半導体素子と、Si、Oを有し、かつP及びNからなる群から選ばれた少なくとも一種の元素を含み、該半導体素子を被覆する絶縁膜と、銅膜又は銅を主成分とする合金膜からなる導体層と、該導体層と該絶縁膜との間に設けられた、シリコン及び過剰Siを含むシリサイドからなる群から選ばれた少なくとも一種の材料からなるシリコン又はシリコン化合物膜とを有することを特徴とする半導体装置。

IPC (2)：

H01L 21/3205 ,  H01L 21/90