Pat

J-GLOBAL ID：200903007094882567

ダブルゲートMOSFETおよびその製造方法

Inventor： ユアン・タウアー ,  ホン-サム・フィリップ・ウオン
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 合田 潔 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995129962
Publication number (International publication number)：1996046212
Application date： May. 29, 1995
Publication date： Feb. 16, 1996
Summary：

【要約】【目的】ダブルゲートMOSFET構造を製造する新しい方法を提供する。【構成】この方法は、正確な厚さ制御のために、2つの犠牲誘電体膜の間に形成される薄いギャップ内でのシリコンの選択ラテラル・エピタキシャル成長を利用する。次に、犠牲誘電体膜は、ゲート材料(例えば、ポリシリコン)により置き換えられ、上部ゲート30と下部ゲート34が互いにかつチャネル領域に自己整合される。この方法により、自己整合ダブルゲートMOSFETが構成される。

Claim (excerpt)：

上面を有する半導体基板と、前記上面上の二酸化シリコン層とを備え、前記二酸化シリコン層は開口を有し、前記開口にはエピタキシャル半導体構造が形成されており、前記半導体構造は、ドレイン領域とソース領域との間に第1の長さ,深さ,幅のチャネル領域を有し、前記チャネル領域は、第1および第2の並べられた主表面上に第1および第2の酸化物層を有し、前記チャネル領域は、前記第1および第2の酸化物層上に形成された上部および下部のゲート電極を有し、前記上部および下部のゲート電極が互いにかつ前記チャネル領域に自己整合されている、ことを特徴とするダブルゲートMOSFET。

IPC (2)：

H01L 29/786 ,  H01L 29/78

FI (2)：

H01L 29/78 617 L ,  H01L 29/78 301 G