Pat
J-GLOBAL ID:200903007157983954

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 薄田 利幸
Gazette classification:公開公報
Application number (International application number):1994070305
Publication number (International publication number):1995283487
Application date: Apr. 08, 1994
Publication date: Oct. 27, 1995
Summary:
【要約】【目的】 格子定数の異なる異種半導体基体同志を直接接着すると共に、接着界面でのミスフィット転位発生を低減して接着基体上に形成されるデバイスの信頼性を向上させた半導体装置を得る。【構成】 (a)p-InP基板1上に酸化膜5aをマスクにP-InGaAsエッチングストップ層11およびレーザ構造層19をMOCVD法により順次選択成長して凸部を形成する。(b)n-GaAs基板2aと基板1とをレーザ構造層を介して加熱保持することにより、基板1と基板2aとは小さな面積の凸部を介して直接接着する。接着後、基板間の隙間をホトレジスト保護膜91で充填してレーザ構造層の側面を保護する。(c)基板1を塩酸で、層11を硫酸と過酸化水素の混合溶液によりエッチング除去後、保護膜を剥離液で除去する。
Claim (excerpt):
第1の格子定数を有する第1の半導体基体と、第2の格子定数を有する第2の半導体基体とを接着してなる半導体装置において、第1の半導体基体は選択領域結晶成長法によって形成された凸部を有し、この凸部を介して第1の半導体基体と第2の半導体基体とが接着されて構成されることを特徴とする半導体装置。
IPC (4):
H01S 3/18 ,  H01L 21/02 ,  H01L 21/20 ,  H01L 27/15
Patent cited by the Patent:
Cited by examiner (10)
Show all

Return to Previous Page