Pat
J-GLOBAL ID：200903007214191920
遅延素子試験装置および試験機能を有する集積回路
Inventor：
Applicant, Patent owner：
Agent (1)：
佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996167361
Publication number (International publication number)：1998010179
Application date： Jun. 27, 1996
Publication date： Jan. 16, 1998
Summary：
【要約】【課題】 高価な測定器が不要で、最小限のハードウェアで高速かつ低コストで行うことが可能な遅延素子試験装置および試験機能を有する半導体集積回路を提供する。【解決手段】 遅延素子試験装置によれば、少なくとも1つはタイミング可変である複数の信号を発生する信号発生器11と、前記複数の信号のうちタイミング可変の信号と、被試験遅延素子1を通過した信号の位相の前後関係を比較する位相比較器21と、前記位相比較器で発生される制御信号により制御され、前記被試験遅延素子の遅延特性の良否を表す信号を出力する試験結果出力回路(23,24,25)とを備える。
Claim (excerpt)：
少なくとも1つはタイミング可変である複数の信号を発生する信号発生器と、前記複数の信号のうちタイミング可変の信号と、被試験遅延素子を通過した信号の位相の前後関係を比較する位相比較器と、前記位相比較器で発生される制御信号により制御され、前記被試験遅延素子の遅延特性の良否を表す信号を出力する試験結果出力回路とを備えた遅延素子試験装置。
IPC (2)：
FI (2)：
G01R 31/00
, G01R 31/28 M
