Pat
J-GLOBAL ID:200903007249019348

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1999125734
Publication number (International publication number):2000315792
Application date: May. 06, 1999
Publication date: Nov. 14, 2000
Summary:
【要約】【課題】 半導体装置のオフ時の耐圧を保持しつつ、高いセル密度であると共に、オン抵抗の低い半導体装置を提供すること。【解決手段】 ドレイン取出し領域を、ウエル領域表面から埋込領域に向かって形成するトレンチドレイン領域と、このトレンチドレイン領域の下部にて接すると共に、埋込領域表面から前記トレンチドレイン領域に向かって幅が狭くなる第1拡散ドレイン領域と、から構成する。
Claim (excerpt):
半導体基板上に形成される第1導電型の埋込領域と、この埋込領域上に形成されると共に、前記埋込領域よりも不純物濃度の低い第1導電型のウエル領域と、このウエル領域の表面に形成される第2導電型のベース領域と、このベース領域の表面に形成される第1導電型のソース領域と、前記ベース領域の表面から前記ウエル領域に達するまで形成されたゲート用トレンチと、このゲート用トレンチ内部に、ゲート絶縁膜を介して形成されたゲート電極と、前記ベース領域が形成されていない前記ウエル領域表面から前記埋込領域に達するまで形成されると共に、前記ウエル領域よりも不純物濃度の高い第1導電型のドレイン取出し領域と、を備えた半導体装置において、前記ドレイン取出し領域は、前記ウエル領域表面から前記埋込領域に向かって形成されるトレンチドレイン領域と、このトレンチドレイン領域の下部にて接すると共に、前記埋込領域表面から前記トレンチドレイン領域に向かって幅が狭くなる第1拡散ドレイン領域と、からなることを特徴とする半導体装置。
FI (3):
H01L 29/78 301 V ,  H01L 29/78 301 W ,  H01L 29/78 301 S
F-Term (10):
5F040DA00 ,  5F040DA22 ,  5F040DC01 ,  5F040EC07 ,  5F040EC20 ,  5F040EE04 ,  5F040EF04 ,  5F040EF07 ,  5F040EF10 ,  5F040EF18

Return to Previous Page