Pat
J-GLOBAL ID：200903007345134255
記憶制御装置
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
小川 勝男
Gazette classification：公開公報
Application number (International application number)：1997248177
Publication number (International publication number)：1999085408
Application date： Sep. 12, 1997
Publication date： Mar. 30, 1999
Summary：
【要約】【課題】本発明の課題は、遠隔地の制御装置間で2重書きを行う際、デ-タ転送数を必要最小限に留め、制御御装置間の距離が拡大しても、性能の劣化を微小に押さえ、さらに、トランザクションの途中結果を残さないような機能を提供することである。加えて、制御情報のディスク入出力処理の実行も不必要とし、高性能化を図る点にある。【解決手段】本発明では、正制御装置は、ライトデ-タを完了報告を返した後、直接副制御装置に送る。さらに、副制御装置は、受け取ったライトデ-タを不揮発メモリに格納することで、デ-タ保証を行う。さらに、ある基準となる時刻を設け、この時刻以前のすべてのライトデ-タを保証し、この時刻より後のライトデ-タはすべて破棄できるようにする。
Claim (excerpt)：
それぞれの制御装置が1台以上の記憶装置を接続し、不揮発メモリを有する複数の制御装置から構成される複合記憶装置システムであって、前記複数の制御装置の内の1台以上の制御装置が、処理装置から、ライト要求を受付、前記ライト要求は前記ライト要求が発行されたライト時刻を含み、前記ライト要求において転送されたライトデ-タを前記不揮発メモリに格納する手段と、前記処理装置に、前記ライト要求の完了報告を行う手段と、前記複合記憶システムを構成する他の制御装置に、前記ライトデ-タと前記ライト時刻を送る手段とを有し、前記複数の制御装置の内の1台以上の制御装置が、前記複合記憶システムを構成する他の制御装置から、前記ライトデ-タと前記ライト時刻を受け取り、前記不揮発メモリに格納する手段とを有し、前記ライト時刻を参照して、前記ライトデ-タを前記記憶装置に書き込む手段を有することを特徴とする複合記憶装置システム。
IPC (2)：
G06F 3/06 301
, G06F 3/06 304
G06F 3/06 301 X
, G06F 3/06 304 E
