Pat
J-GLOBAL ID:200903007345388222
半導体装置の製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
篠部 正治
Gazette classification:公開公報
Application number (International application number):2000339337
Publication number (International publication number):2002151692
Application date: Nov. 07, 2000
Publication date: May. 24, 2002
Summary:
【要約】【課題】ウエハの反り量を小さく抑制し、高い生産性により、低コスト化できる半導体装置の製造方法を提供する。【解決手段】ウエハ1の表面側の周辺部4に、金属膜5を形成することで、裏面金属膜19を形成した後のウエハ1の反り量を小さくする。
Claim (excerpt):
複数の半導体素子と、該半導体素子を分離する素子分離領域とを有する半導体ウエハで、該半導体ウエハの裏面側に、前記半導体素子の裏面電極となる第1金属膜が形成され、前記半導体ウエハが前記素子分離領域で切断されて、形成される半導体装置の製造方法において、半導体ウエハに、複数の半導体素子が形成される工程と、前記半導体ウエハの表面側の素子分離領域に前記半導体ウエハより熱膨張係数が大きい薄膜が形成される工程と、前記半導体ウエハの裏面側に第1金属膜が形成される工程と、前記半導体ウエハが前記素子分離領域で切断される工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3):
H01L 29/78 655
, H01L 29/78
, H01L 21/301
FI (3):
H01L 29/78 655 Z
, H01L 29/78 655 F
, H01L 21/78 L
Patent cited by the Patent: