Pat

J-GLOBAL ID：200903007413025940

高周波回路

Inventor： 志垣 雅文
Applicant, Patent owner： 富士通株式会社
Agent (1)： 眞鍋 潔 (外3名)
Gazette classification：公開公報
Application number (International application number)：1999221936
Publication number (International publication number)：2001053510
Application date： Aug. 05, 1999
Publication date： Feb. 23, 2001
Summary：

【要約】【課題】 基本波を効率良く処理する高周波回路に関し、基本波の2倍波に対して確実にショートの状態を実現する。【解決手段】 電界効果トランジスタやバイボーラトランジスタ等の半導体素子2の入力端子に入力整合回路1を接続し、出力端子に出力整合回路5を接続し、半導体素子2の出力端子に、略λ/4の長さのライン3の一端を接続し、この略λ/4の長さのライン3の他端をキャパシタ4を介して接地し、半導体素子2の出力端子からみて、略λ/4の長さのライン3の一端では基本波に対してオープン、基本波の2倍波に対してはショートとする。

Claim (excerpt)：

入力整合回路を半導体素子の入力端子に接続し、該半導体素子の出力端子に出力整合回路を接続した高周波回路に於いて、前記半導体素子の出力端子に略λ/4の長さのラインの一端を接続し、該ラインの他端をキャパシタを介して接地し、基本波に対してオープン、該基本波の2倍波に対してショートの構成を有することを特徴とする高周波回路。

IPC (3)：

H01P 5/02 603 ,  H01P 1/212 ,  H03F 3/60

FI (3)：

H01P 5/02 603 E ,  H01P 1/212 ,  H03F 3/60

F-Term (21)：

5J006JA32 ,  5J006LA01 ,  5J006LA07 ,  5J006LA25 ,  5J006PB01 ,  5J067AA01 ,  5J067AA04 ,  5J067AA41 ,  5J067CA00 ,  5J067FA16 ,  5J067HA02 ,  5J067HA09 ,  5J067HA29 ,  5J067KA12 ,  5J067KA29 ,  5J067KA68 ,  5J067KS11 ,  5J067LS01 ,  5J067MA19 ,  5J067QA04 ,  5J067QS02