Pat

J-GLOBAL ID：200903007415094736

半導体素子の製造方法

Inventor： 池田 聡
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 鈴木 敏明
Gazette classification：公開公報
Application number (International application number)：1992190778
Publication number (International publication number)：1994037109
Application date： Jul. 17, 1992
Publication date： Feb. 10, 1994
Summary：

【要約】【目的】 本発明は、半導体素子におけるトランジスタのゲート酸化膜が、自然酸化膜除去の際、エッチングされることを防止し、ゲート電極の耐圧特性を向上させるとともに、工程数も減らすことを目的とするものである。【構成】 本発明は、ゲート酸化膜3上に、N型ポリシリコン膜7を形成し、そのポリシリコン膜7にコンタクト孔4を形成して、その後、電極材9を形成するようにしたものである。

Claim (excerpt)：

(a)半導体基板上に、トランジスタのゲート絶縁膜となる膜を形成し、該絶縁膜上に導電膜を形成する工程、(b)前記導電膜及び前記絶縁膜の所定位置にコンタクト孔を形成する工程、(c)前記導電膜およびコンタクト孔下部の前記半導体基板表面に不純物を導入する工程、(d)前記トランジスタのゲート電極となる高融点金属を形成する工程、以上の工程を含むことを特徴とする半導体素子の製造方法。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/90