Pat
J-GLOBAL ID:200903007457514573
半導体装置の裏面電極形成方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
岡田 英彦 (外2名)
Gazette classification:公開公報
Application number (International application number):1992196494
Publication number (International publication number):1994020984
Application date: Jun. 29, 1992
Publication date: Jan. 28, 1994
Summary:
【要約】【目的】 半導体装置の裏面電極の接着強度およびオーミック特性を向上せしめた裏面電極形成方法を得ること。【構成】 半導体装置の裏面電極形成方法において、半導体基板例えばシリコンウェーハ1の裏面12の一部をエッチングすることにより、エッチングした部分が前記裏面12の凹部となるので、前記裏面12に形成した電極3aにもこの凹部と同様の凹部が生じるため、この電極3aを半田73等によりパッケージの電極72に接着したとき、機械的アンカー効果により接着を強固にすることができる。さらに、上述のエッチング後前記シリコンウェーハ1の裏面12に不純物層としてリン拡散層53を形成すると、前記電極のオーミック特性を向上せしめることができる。
Claim (excerpt):
半導体基板の裏面に、この基板の一部を露出する開口部を有する耐エッチング性膜を形成する第一の工程と、この耐エッチング性膜をエッチングマスクとして前記半導体基板の裏面をエッチングする第二の工程と、前記耐エッチング性膜を除去する第三の工程と、前記基板の裏面に電極を形成する第四の工程とを含むことを特徴とする半導体装置の裏面電極形成方法。
Return to Previous Page