Pat

J-GLOBAL ID：200903007497539935

薄膜トランジスタおよびその製造方法

Inventor： 下牧 伸一
Applicant, Patent owner： カシオ計算機株式会社
Agent (1)： 杉村 次郎
Gazette classification：公開公報
Application number (International application number)：1992161791
Publication number (International publication number)：1993335332
Application date： May. 29, 1992
Publication date： Dec. 17, 1993
Summary：

【要約】【目的】 ソース領域とドレイン領域とをゲート電極から一定距離離した構造を工程簡単にして形成する。【構成】 パッシベーション膜19に開口部20を形成した後、この開口部20を通して高濃度の不純物注入を行って、ポリシリコン膜14のうち将来ソース電極およびドレイン電極と接する部分にのみソース領域21およびドレイン領域22を形成する。このようにすれば、パッシベーション膜19を利用してソース領域21とドレイン領域22とをゲート電極16aから一定距離離すことができるため、一定距離離すための特別のマスク形成工程は不要になり、工程を簡単にし得る。

Claim (excerpt)：

半導体膜上がパッシベーション膜で覆われ、このパッシベーション膜に開口部が形成され、この開口部内にソース電極およびドレイン電極が形成され、前記半導体膜の前記ソース電極およびドレイン電極と接する部分のみにソース領域とドレイン領域が形成されたことを特徴とする薄膜トランジスタ。

IPC (2)：

H01L 21/336 ,  H01L 29/784

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭64-049270
  
• 特開平2-159730
  
• 特開平1-218068