Pat
J-GLOBAL ID:200903007621639960
半導体装置
Inventor:
Applicant, Patent owner:
Agent (1):
佐野 静夫
Gazette classification:公開公報
Application number (International application number):2000264946
Publication number (International publication number):2002073224
Application date: Sep. 01, 2000
Publication date: Mar. 12, 2002
Summary:
【要約】【課題】消費電力低減のために自身の内部回路を待機状態にできる半導体装置において、外部入力端子に印加される入力電圧が唯一に確定しない場合には前記内部回路の動作状態に関係なく該外部入力端子に無駄な電流が流れてしまう。【解決手段】本発明に係る半導体装置10では、内部回路12を待機状態とする際、内部回路12への入力信号をラッチ回路11bによって保持してから該入力信号の供給ラインを切断し、内部回路12を動作状態に復帰させる際には、前記入力信号の供給ラインを接続し直してから該入力信号のラッチを解除する。
Claim (excerpt):
消費電力低減のために自身の内部回路を待機状態とすることが可能であり、前記待機状態において入力電圧が唯一に確定しない外部入力端子を有する半導体装置において、前記内部回路を待機状態とする際には、前記内部回路に対する前記外部入力端子からの入力信号をラッチした後に前記外部入力端子からの入力を禁止し、逆に前記内部回路を動作状態に復帰させる際には、前記外部入力端子からの入力を許可した後にその入力信号のラッチを解除することを特徴とする半導体装置。
F-Term (3):
5B011EB03
, 5B011EB07
, 5B011LL06
Patent cited by the Patent:
Cited by examiner (1)
-
順序回路
Gazette classification:公開公報
Application number:特願平6-077926
Applicant:日本電信電話株式会社
Return to Previous Page