Pat

J-GLOBAL ID：200903007624415442

論理シミュレーションマシン

Inventor： 皆川 達哉
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992102584
Publication number (International publication number)：1994096152
Application date： Apr. 22, 1992
Publication date： Apr. 08, 1994
Summary：

【要約】【目的】特定のプロセッサに偏った負荷を均等に分散しプロセッサの持つ計算能力を十分に発揮させ、論理シミュレーションに要する時間を短縮することができる論理シミュレーションマシンを提供すること。【構成】各プロセッサ11は、各時刻の論理シミュレーションの開始時に、当該時刻に評価するゲート数を共有メモリ12に格納し処理を開始し、シミュレーション実行中評価を終了したゲート数を共有メモリ12に格納し、当該時刻に評価するゲート数が予め設定したしきい値よりも大きい場合は共有メモリ11の他プロセッサの評価ゲートの残数をチェックし、最も残数の少ないプロセッサにゲート評価を依頼するため予め他プロセッサのゲート評価情報を格納するための領域にゲート評価依頼情報を格納する。依頼されたプロセッサ11は、評価結果を共有メモリ12に格納し、依頼したプロセッサ11はゲート評価結果をタイムホイルに登録し、ゲート評価を終了する。

Claim (excerpt)：

論理シミュレーション実行時の回路情報を格納するローカルメモリを具備し論理シミュレーション処理を並列に実行する複数台のプロセッサと、前記プロセッサのおのおのからアクセスでき前記プロセッサごとに各時刻の評価ゲート数と評価終了ゲート数と評価ゲートへのポインタ情報と他プロセッサのゲート評価情報とを格納する共有メモリと、前記複数台のプロセッサからの共有メモリアクセス要求を調停し前記共有メモリのアクセス権を前記共有メモリアクセス要求を出力した複数台のプロセッサの1台に与える共有メモリ調停装置と、前記プロセッサと前記共有メモリ間の通信を実現する通信装置とを具備し、論理シミュレーション処理の終了したプロセッサが前記共有メモリを参照し処理の終了していないプロセッサの前記ポインタ情報から未評価のゲートデータを読みだし前記評価ゲート数の評価を行い、この評価結果を共有メモリへ格納し前記論理シミュレーション処理が終了していないプロセッサに通知することを特徴とする論理シミュレーションマシン。

IPC (3)：

G06F 15/60 360 ,  G06F 11/26 310 ,  G06F 15/20