Pat
J-GLOBAL ID：200903007712567830
強誘電体キャパシタおよびその製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
大垣 孝
Gazette classification：公開公報
Application number (International application number)：1992325444
Publication number (International publication number)：1993259391
Application date： Dec. 04, 1992
Publication date： Oct. 08, 1993
Summary：
【要約】【目的】 強誘電体メモリ装置の品質に影響を及ぼすランダム欠陥の可能性を低減する強誘電体キャパシタを提供することにある。【構成】 メモリ装置用の強誘電体キャパシタが基板と底部電極と上部電極とを備えている。底部電極と上部電極との間に、交互に積層された強誘電体の層と中間電極か、あるいは強誘電体材料の複数の層が存在する。一方の層を他方の層上に積層することにより同キャパシタを製造する。
Claim (excerpt)：
基板と、上記基板上の底部電極と、上記底部電極上の強誘電体材料の第1層と、強誘電体材料の上記第1層上の中間電極と、上記中間電極上に位置し上記第1層とは別個の強誘電体材料の第2層と、強誘電体材料の上記第2層上の上部電極とを備えたことを特徴とする強誘電体キャパシタ。
IPC (3)：
H01L 27/04
, H01G 4/12 346
, H01G 4/12 358
Cited by examiner (8)
Show all
Return to Previous Page
