Pat

J-GLOBAL ID：200903007729009075

半導体装置

Inventor： 三根 直之
Applicant, Patent owner： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
Agent (1)： 則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1993256733
Publication number (International publication number)：1995111449
Application date： Oct. 14, 1993
Publication date： Apr. 25, 1995
Summary：

【要約】【目的】同一マスクで生産され、複数の電源に対応できるデータ出力回路を具備した半導体装置を提供することを目的とする。【構成】本発明の半導体装置は、Data信号及びEnable信号に応じてφ1 及びφ2 を発生させる出力制御回路1と、φ1 を昇圧し電源電位よりも高電位のφ3 を発生させる昇圧回路2と、ゲートにφ1 もしくはφ3 が入力されるNチャネル型MOSトランジスタQ1 と、ゲートにφ2 が入力されるNチャネル型MOSトランジスタQ2 と、パッド4に印加される信号に応じてφ1 及びφ3 のいずれかを選択しNチャネル型MOSトランジスタQ1 のゲートに入力する選択回路2とを具備する。

Claim (excerpt)：

出力データに応じて第1及び第2の駆動信号を発生させる出力制御回路と、前記第1の駆動信号を昇圧し電源電位よりも高電位の昇圧駆動信号を発生させる昇圧回路と、ドレインが電源電位に接続されソースが出力パッドに接続されゲートには前記第1の駆動信号もしくは前記昇圧駆動信号が入力される第1のNチャネル型MOSトランジスタと、ドレインが前記出力パッドに接続されソースが接地電位に接続されゲートには前記第2の駆動信号が入力される第2のNチャネル型MOSトランジスタと、前記第1の駆動信号及び前記昇圧駆動信号のいずれかを選択し前記第1のNチャネル型MOSトランジスタのゲートに入力する選択回路とを具備する半導体装置。

IPC (4)：

H03K 19/0175 ,  G11C 11/401 ,  H03K 17/06 ,  H03K 19/094

FI (3)：

H03K 19/00 101 F ,  G11C 11/34 371 K ,  H03K 19/094 C