Pat
J-GLOBAL ID：200903007765671566
D/A変換装置
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
森本 義弘
Gazette classification：公開公報
Application number (International application number)：1994321095
Publication number (International publication number)：1996181612
Application date： Dec. 26, 1994
Publication date： Jul. 12, 1996
Summary：
【要約】【目的】 アナログ素子のオフセットや利得誤差があってもD/A変換器の切り替え時のノイズが抑えられるD/A変換装置を提供することを目的とする。【構成】 キャリブレーション時に、補正装置114が、アナログ減算器118の減算結果の直流成分の極性に応じて、この直流成分がゼロに近ずくように、加算器116に入力するオフセット補正データを更新し、アナログ減算器118の減算結果の交流成分とデータ分割処理装置111の第1の出力端子111aからのディジタルデータとの位相関係に応じて、乗算器115に入力するゲイン補正データを、その値が必要な精度以下になるように更新する。
Claim (excerpt)：
入力されたディジタル信号を、このディジタル信号を構成するディジタルデータに対応したアナログ信号に変換し、出力端より出力するD/A変換装置において、前記ディジタルデータを、その指示値が最大値の1/βのKより大と判定した場合には、第1の出力端子より前記ディジタルデータの上位Mビットを出力し、前記指示値が前記Kより小と判定した場合には、第2の出力端子より前記ディジタルデータの下位Mビットを前記Kを最大値として出力するデータ分割処理装置と、前記第1の出力端子より出力された前記上位Mビットのディジタルデータを、その指示値に対応するアナログ信号に変換する第1のD/A変換器と、前記第1のD/A変換器で変換されたアナログ信号を略β倍する増幅器と、前記第2の出力端子より出力された前記下位Mビットのディジタルデータとゲイン補正データとを乗算する乗算器と、前記乗算器の乗算結果とオフセット補正データとを加算する加算器と、前記加算器の加算結果のディジタルデータを、その指示値に対応するアナログ信号に変換する第2のD/A変換器と、前記増幅器より出力されたアナログ信号と前記第2のD/A変換器より出力されたアナログ信号との間で減算し、この減算結果を前記出力端より出力されるアナログ信号として出力するアナログ減算器と、前記減算結果と前記第1の出力端子より出力された前記上位Mビットのディジタルデータとに基づいて、前記オフセット補正データとゲイン補正データとを出力する補正装置とを具備し、前記補正装置を、校正時に、前記減算結果の直流成分の極性に応じて、前記直流成分がゼロに近ずくように前記オフセット補正データを更新し、前記減算結果の交流成分と前記第1の出力端子からのディジタルデータとの位相関係に応じて、前記ゲイン補正データをその値が必要な精度以下になるように更新するよう構成したD/A変換装置。
IPC (3)：
H03M 1/10
, H03M 1/66
, H03M 1/70
