Pat

J-GLOBAL ID：200903007777062476

半導体装置およびその製造方法

Inventor： 猪野 益充
Applicant, Patent owner： ソニー株式会社
Gazette classification：公開公報
Application number (International application number)：1995182221
Publication number (International publication number)：1997017798
Application date： Jun. 27, 1995
Publication date： Jan. 17, 1997
Summary：

【要約】【目的】 フォトリソグラフィー工程において多結晶シリコン配線層間に発生するパターン欠陥部を除去することにより、多結晶シリコン配線層自身による短絡事故の発生を防止し、動作不良や品質の低下を防止する。【構成】 多結晶シリコン配線層12,13の下層のゲート絶縁膜を形成する際に、マスクとなるレジスト膜に、多結晶シリコン配線層12,13間の近接領域に対応させて開口部を形成しておく。このレジスト膜をマスクとして絶縁膜を選択的にエッチングし、ゲート絶縁膜にレジスト膜の開口部に対応した絶縁膜開口部14bを形成することにより、多結晶シリコン配線層12,13の形成時において発生したパターン欠陥部15を絶縁膜と共に除去する。

Claim (excerpt)：

基板上の互いに近接した位置に、薄膜トランジスタを構成する2以上の多結晶シリコン配線層を有する半導体装置であって、薄膜トランジスタを構成するゲート絶縁膜の、少なくとも前記近接して隣り合う2以上の多結晶シリコン配線層間の領域が選択的に除去され、多結晶シリコン配線層間に発生したパターン欠陥部が除去されてなることを特徴とする半導体装置。

IPC (3)：

H01L 21/3213 ,  H01L 21/3205 ,  H01L 29/786

FI (3)：

H01L 21/88 C ,  H01L 21/88 P ,  H01L 29/78 612 A