Pat

J-GLOBAL ID：200903007804397213

強誘電体メモリ装置

Inventor： 田中 順 ,  尾形 潔 ,  末永 和史 ,  堀越 和彦
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 富田 和子
Gazette classification：公開公報
Application number (International application number)：1998025902
Publication number (International publication number)：1999224934
Application date： Feb. 06, 1998
Publication date： Aug. 17, 1999
Summary：

【要約】【課題】容量絶縁膜に強誘電体膜を用いたメモリ素子であって、強誘電体膜の劣化を防止することのできるメモリ装置の構造を提供する。【解決手段】キャパシタ101と、キャパシタ101の電荷の蓄積を制御する電気回路と、少なくともキャパシタ101を覆う絶縁膜6とを有し、キャパシタ101は、容量絶縁層として、強誘電体層4を備える。ここで、絶縁膜6、8として、有機膜を用いる。

Claim (excerpt)：

キャパシタと、前記キャパシタの電荷の蓄積を制御する電気回路と、少なくとも前記キャパシタを覆う絶縁膜とを有し、前記キャパシタは、強誘電体層を備え、前記絶縁膜は、有機膜であることを特徴とするメモリ装置。

IPC (8)：

H01L 27/10 451 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4)：

H01L 27/10 451 ,  H01L 27/04 C ,  H01L 27/10 651 ,  H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (2)

• 特開平2-186669
  
• 強誘電体記憶素子
  Gazette classification：公開公報   Application number：特願平7-064019   Applicant：旭化成工業株式会社