Pat

J-GLOBAL ID：200903007851521763

半導体装置及びその製造方法

Inventor： 南 伸太朗 ,  西村 浩之 ,  足立 悦志 ,  山本 茂之 ,  足達 廣士 ,  原田 繁 ,  松原 潤子
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守
Gazette classification：公開公報
Application number (International application number)：1993165431
Publication number (International publication number)：1995022506
Application date： Jul. 05, 1993
Publication date： Jan. 24, 1995
Summary：

【要約】【目的】 簡略化した工程で配線層の段差をなくすように平坦化し、かつ配線層が腐食などの問題を起こさないようにすることを目的とする。【構成】 第1の配線層3上にポリメチルビニルシルセスキオキサンからなる層間膜5aを形成し、この上に第2の配線層8を形成する。

Claim (excerpt)：

配線層上に形成され、化学式が(HO)2(Si2O3R2)nH2で示され、前記化学式の側鎖Rが低級アルキル基と分子鎖内に炭素2重結合1個を持つ1価の不飽和原子団であるアルケニル基とからなるラダー構造を有するシリコーンラダーポリマーからなる層間膜を有し、前記アルケニル基は側鎖Rのうち2〜50mol%を占めることを特徴とする半導体装置。

IPC (3)：

H01L 21/768 ,  H01L 21/312 ,  H01L 21/3205

FI (3)：

H01L 21/90 S ,  H01L 21/88 K ,  H01L 21/90 P