Pat

J-GLOBAL ID：200903007853170151

半導体装置及びその製造方法

Inventor： 平瀬 順司 ,  堀 隆
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993050897
Publication number (International publication number)：1994013401
Application date： Mar. 11, 1993
Publication date： Jan. 21, 1994
Summary：

【要約】【目的】 従来のLATID構造を基本とし、さらに高速性及び高信頼性を有する絶縁ゲート型電界効果トランジスタ(FET)を提供する。【構成】 FETの高濃度ソース7,高濃度ドレイン8に隣接し、かつ一部がゲート電極3の下方に位置する領域に、低濃度ソース4,低濃度ドレイン6を形成する。この低濃度ソース4,低濃度ドレイン5において、実効不純物濃度が基板内部側から基板表面部に向かって漸次低くなるような濃度分布をもたせる。これにより、ゲート-ドレイン間容量が小さくなり、回路動作速度が向上する。また、ホットキャリアの発生領域が深くなり、ホットキャリア耐性が向上する。製造工程では、従来のLATID構造のFETを製造する際の注入条件,熱処理条件を変えるだけで、不純物濃度分布を改善しうる。また、カウンタドープにより、低濃度ソース,ドレインの表面部における実効不純物濃度を低くできる。

Claim (excerpt)：

絶縁ゲート型電界効果トランジスタとして機能する半導体装置であって、一導電型の半導体基板に、上記半導体基板とは逆導電型の不純物がドープされた高濃度ソース領域及び高濃度ドレイン領域と、上記高濃度ソース領域及び高濃度ドレイン領域に隣接し、かつ少なくとも一部が上記ゲート電極の下方に位置する領域に設けられ、上記高濃度ソース領域及び高濃度ドレイン領域と同じ導電型でかつ実効不純物濃度が低い低濃度ソース領域及び低濃度ドレイン領域とを備え、該低濃度ソース領域及び低濃度ドレイン領域のうち少なくとも一方の領域におけるゲート電極の端部付近の下方に位置する部位では、実効不純物濃度が基板内部側から表面部に向かって漸次低くなるように形成されていることを特徴とする半導体装置。

IPC (2)：

H01L 21/336 ,  H01L 29/784

FI (2)：

H01L 29/78 301 L ,  H01L 29/78 301 P

Patent cited by the Patent：

Cited by examiner (4)

• 特開平1-307266
  
• 特開平2-280342
  
• 特開昭63-095669
  
• 特開平3-203243