Pat

J-GLOBAL ID：200903007959132500

半導体装置の製造方法

Inventor： 深田 晋一 ,  小林 伸好 ,  宮本 正文 ,  横山 夏樹
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 高橋 明夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997191237
Publication number (International publication number)：1999040804
Application date： Jul. 16, 1997
Publication date： Feb. 12, 1999
Summary：

【要約】【課題】ホトレジスト工程数を少なくして、ゲート電極上に、ソース、ドレイン領域上よりも厚い金属シリサイド層が配置されたMOSトランジスタを有する半導体装置を製造する方法を提供すること。【解決手段】ゲート電極の表面領域をシリサイド化してコバルトシリサイド層16を形成し、シリコン基板上の熱酸化膜11を除去してシリコン領域を露出させ、露出したシリコン領域の表面領域のシリサイド化とゲート電極の表面領域の2回目のシリサイド化を同時に行ない、これらの部分にコバルトシリサイド層19、20を形成する半導体装置の製造方法。

Claim (excerpt)：

シリコン基板上にゲート絶縁膜を介して配置された多結晶シリコンからなるゲート電極の表面領域の少なくとも一部をシリサイド化して金属シリサイド層を形成する第1の工程、上記シリコン基板上に配置されていた絶縁膜の所望の部分を除去し、該所望の部分にシリコン領域を露出させる第2の工程及び該露出したシリコン領域の表面領域と上記ゲート電極の表面領域をシリサイド化して金属シリサイド層を形成する第3の工程を有し、上記ゲート電極上の金属シリサイド層がソース及びドレイン領域上の金属シリサイド層よりも厚いMOSトランジスタを形成することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301

FI (4)：

H01L 29/78 301 P ,  H01L 21/28 301 T ,  H01L 29/78 301 G ,  H01L 29/78 301 S