Pat
J-GLOBAL ID：200903007979579640
ビツト位相同期回路
Inventor：
Applicant, Patent owner：
Agent (1)：
磯村 雅俊
Gazette classification：公開公報
Application number (International application number)：1991184445
Publication number (International publication number)：1993030093
Application date： Jul. 24, 1991
Publication date： Feb. 05, 1993
Summary：
【要約】【目的】 位相の異なる多種類のクロック信号を作成する必要がなく、かつクロック信号の周波数が変化しても、再調整の必要がなく、そのまま継続して使用でき、構成が簡単でLSI化が可能なビット位相同期回路を実現する。【構成】 同期式信号伝送回路の受信側で入力信号のビット同期をとるために、入力されるクロック信号を反転する反転回路と、入力されるクロック信号とそれを遅延させた2つの遅延クロック信号を発生する回路と、それらの3つのクロック信号に同期して入力デ-タ信号をラッチさせるフリップフロップと、各フリップフロップからの信号出力レベルを比較して、1つでも不一致があれば反転回路を動作させるように制御信号を送出する検出回路とを具備する。
Claim (excerpt)：
同期式信号伝送回路の受信側で入力信号のビット同期をとるビット位相同期回路において、入力したクロック信号を制御信号により指示されたときのみ反転して出力する反転回路と、該反転回路の出力信号である第1のクロック信号、該第1のクロック信号を予め定めた遅延時間τ1だけ遅延させた第2のクロック信号、および該第2のクロック信号をさらに遅延時間(τ2-τ1)だけ遅延させた第3のクロック信号をそれぞれ出力する遅延クロック発生回路と、上記第1、第2および第3のクロック信号のうち1つずつをクロック信号として入力し、入力デ-タ信号をそれぞれ各クロック信号の立上りないし立下り時点でラッチする第1、第2および第3のフリップフロップと、該入力デ-タ信号を最も遅れてフリップフロップにラッチした時点で、該第1、第2および第3のフリップフロップの各出力を入力して各レベルを比較し、比較の結果、1つでも不一致のものがあれば、上記反転回路に対して制御信号を送出して、上記第1、第2および第3のクロック信号を反転させ、また比較の結果、全て一致していれば、上記反転回路に対して現在の第1、第2および第3のクロック信号のまま引き続き出力させる検出回路とを具備することを特徴とするビット位相同期回路。
IPC (2)：
H04L 7/02
, H04Q 11/04 304
