Pat

J-GLOBAL ID：200903007988070882

薄膜トランジスタおよびその製造方法

Inventor： 廣瀬 貴司 ,  田村 達彦
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 池内 寛幸 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995248004
Publication number (International publication number)：1997092838
Application date： Sep. 26, 1995
Publication date： Apr. 04, 1997
Summary：

【要約】【課題】薄膜トランジスタの製造工程を簡略化し、かつ表示状態における特性劣化の少ない薄膜トランジスタを低コストで効率よく得る。【解決手段】ガラス基板1の上にゲート電極膜22、ゲート絶縁体膜23、半導体膜24、低抵抗膜25とを成膜し、エッチングし、コンタクト層5、半導体層4、ゲート絶縁体層3、ゲート電極2を形成する。黒色有機膜からなる遮光絶縁性膜26をフォトリソグラフィー製法により全面に形成し、酸素プラズマを用いた反応性イオンエッチング法により遮光絶縁性膜26を異方性エッチングし、コンタクト層5を露呈するとともに、コンタクト層5、半導体層4、ゲート絶縁体層3、ゲート電極2の側面に遮光絶縁性側壁膜26aを形成する。ソース・ドレイン電極配線27、保護膜28を形成後、前記ソース・ドレイン電極配線27と接続した画素電極8を形成する。

Claim (excerpt)：

透明な基板上に積層されたゲート電極、ゲート絶縁体層、半導体層、およびソース・ドレイン配線を備えた薄膜トランジスタにおいて、ゲート電極とゲート絶縁体層と半導体層が略同一パターンで積層され、前記ゲート電極の側壁と前記半導体層の側壁を覆う遮光絶縁性側壁膜と、前記遮光絶縁性側壁膜により前記ゲート電極から絶縁隔離されたソース・ドレイン電極配線とを有することを特徴とする薄膜トランジスタ。

IPC (2)：

H01L 29/786 ,  G02F 1/136 500

FI (2)：

H01L 29/78 619 B ,  G02F 1/136 500