Pat

J-GLOBAL ID：200903007989181769

半導体装置とその製造方法

Inventor： 岸 敏幸
Applicant, Patent owner： シチズン時計株式会社
Gazette classification：公開公報
Application number (International application number)：1994316129
Publication number (International publication number)：1996172199
Application date： Dec. 20, 1994
Publication date： Jul. 02, 1996
Summary：

【要約】【構成】 絶縁膜上に形成したMOS型半導体装置およびMONOS型半導体不揮発性記憶装置のソース6領域とドレイン5領域の半導体層3膜厚が、チャネル領域7の半導体層3膜厚より厚膜であること、あるいはソース6領域とドレイン5領域の半導体層3膜厚のいずれかが、チャネル領域7の半導体層3膜厚より厚膜であることを特徴とする半導体装置とその製造方法。【効果】 本発明の半導体装置の構造およびその製造方法においてバルクコンタクトを設けるため安定したトランジスタ特性が得られる。また本発明の半導体不揮発性記憶装置の構造およびその製造方法においてもバルクコンタクトを設けるため書き込み消去時のゲート電極とチャネル領域の電位差が安定し、書き込み消去動作を安定に行うことができる。

Claim (excerpt)：

支持基板と絶縁膜と半導体層とを備え、半導体層はその膜厚が異なる厚膜形成領域と薄膜形成領域とを有することを特徴とする半導体装置。

IPC (8)：

H01L 29/786 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 27/12 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 29/78

FI (5)：

H01L 29/78 618 C ,  H01L 27/08 102 A ,  H01L 29/78 371 ,  H01L 29/78 626 B ,  H01L 29/78 657 C