Pat
J-GLOBAL ID：200903008071505185
位相同期ループ回路
Inventor：
,
Applicant, Patent owner：
Agent (1)：
河野 登夫
Gazette classification：公開公報
Application number (International application number)：1994256968
Publication number (International publication number)：1996125527
Application date： Oct. 21, 1994
Publication date： May. 17, 1996
Summary：
【要約】【目的】 電圧制御発振器を制御する制御電圧を保持することによりロックイン時間が短く節電効果のあるPLL 回路の提供。【構成】 電圧制御発振器40の発振周波数及び基準周波数を位相周波数比較器10で比較した結果に応じて、チャージポンプ20及びループフィルタ30で生成した制御電圧を第1コンデンサ32で保持し、電圧制御発振器40へ帰還する。PLL 回路が動作の間、第1コンデンサ32の電圧により、スイッチ51, 差動アンプ61, Pチャネルトランジスタ71, スイッチ52を介して第2コンデンサ80を充電し、PLL 回路が不動作の間、第2コンデンサ80の電圧により、スイッチ51, 差動アンプ61,Pチャネルトランジスタ71, スイッチ52を介して第1コンデンサ32を充電すべく構成する。
Claim (excerpt)：
電圧制御発振器の発振周波数及び基準周波数の比較結果に応じて生成した制御電圧で電圧制御発振器を制御する位相同期ループ回路において、前記制御電圧を保持する第1コンデンサと、該第1コンデンサの容量より大きい容量を有し前記制御電圧により充電される第2コンデンサと、該第2コンデンサ又は前記第1コンデンサへ通電を行なう手段と、第1コンデンサの電圧及び第2コンデンサの電圧を比較する比較手段とを備え、その比較結果により電圧が低い方のコンデンサを充電すべくなしてあることを特徴とする位相同期ループ回路。
IPC (2)：
FI (2)：
H03L 7/08 Z
, H03L 7/18 Z
