Pat

J-GLOBAL ID：200903008093350339

半導体素子

Inventor： 岡 聡彦 ,  大石 昭夫 ,  小野 佑一
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993296307
Publication number (International publication number)：1995147454
Application date： Nov. 26, 1993
Publication date： Jun. 06, 1995
Summary：

【要約】【目的】歪量子井戸の歪量を均一化し、半導体素子の低しきい値化など、特性改善を図る。【構成】歪多重量子井戸活性層10を構成する歪量子井戸4,5,6,7,8の歪の無い状態でのn-InP基板1との格子定数差が、n-InP基板1または、p-InPクラッド層12に最も近接した歪量子井戸4,8に比べ、内部に位置する歪量子井戸5,6,7の方を大きくする。【効果】多重歪量子井戸の内部に位置する歪量子井戸の歪の緩和を補償できるため、臨界膜厚の範囲で、歪量を最大にできる。

Claim (excerpt)：

半導体基板上に複数の歪量子井戸とバリア層が交互に積層された多重歪量子井戸構造を有し、前記多重量子井戸構造の上に積層されたクラッド層を有する半導体素子において、前記歪量子井戸の歪のない状態での前記半導体基板との格子定数差が、前記半導体基板または、前記クラッド層に最も近接した量子井戸に比べ、前記半導体基板または、前記クラッド層から離れた所に位置する量子井戸ほど、大きいことを特徴とする半導体素子。