Pat

J-GLOBAL ID：200903008134989994

半導体装置

Inventor： 矢島 貴史
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 菅野 中
Gazette classification：公開公報
Application number (International application number)：1992115425
Publication number (International publication number)：1993291527
Application date： Apr. 08, 1992
Publication date： Nov. 05, 1993
Summary：

【要約】【目的】 半導体装置の高集積化に伴う素子寸法の縮小によるキャパシタ素子の容量値の減少を防ぐ。【構成】 P型シリコン基板1上に設けた層間絶縁膜2に、第1の下部容量電極3aをマスクとしてエッチングすることにより形成された段部があり、第1の下部容量電極3aの側壁と層間絶縁膜2の段部の側壁に、第2の下部容量電極3bがあり、この第1,第2の下部容量電極3a,3bを覆うように容量絶縁膜4があり、この容量絶縁膜4を覆うように上部容量電極5がある。これにより層間絶縁膜2の側壁も容量部として利用することができ容量電極面積を高めることができ、素子寸法が小さくなっても十分な容量値を得ることができる。

Claim (excerpt)：

半導体基板の主表面を覆う層間絶縁膜上の一部に設けられた第1の下部容量電極と、前記層間絶縁膜に設けられた前記第1の下部容量電極と整合する段部と、前記第1の下部容量電極の側壁及び前記層間絶縁膜の前記段部の側壁に沿って設けられた第2の下部容量電極と、前記第1の下部容量電極と前記第2の下部容量電極の表面を覆う容量絶縁膜と、前記容量絶縁膜上に設けられた上部容量電極とを有することを特徴とする半導体装置。

IPC (3)：

H01L 27/108 ,  G11C 11/404 ,  H01L 27/04

FI (2)：

H01L 27/10 325 C ,  G11C 11/34 352 C