Pat

J-GLOBAL ID：200903008235054376

CPU動作周波数の制御装置

Inventor： 仲上 達也 ,  藤森 敬治
Applicant, Patent owner： 日本電気株式会社 ,  日本電気エンジニアリング株式会社
Agent (1)： 内原 晋
Gazette classification：公開公報
Application number (International application number)：1991174949
Publication number (International publication number)：1993019890
Application date： Jul. 16, 1991
Publication date： Jan. 29, 1993
Summary：

【要約】【構成】CPU1からのステータス信号をステータス・トレーサー2で監視し処理中断状態を検知するとアービトレーション回路3を起動させてCPU1をホールドさせるとともにマスク回路4でシステムからCPUへの要求信号をマスクさせた上で、クロック・ジェネレーター5の動作を停止させる。【効果】CPU1の動作クロックをコントロールすることでCPUの消費電力を含むシステム全体の消費電力を低減する。

Claim (excerpt)：

CPUの命令実行状態を監視し前記CPUが処理中断状態のときに起動信号を出力するステータス・トレーサーと、前記CPUに動作クロックを供給するクロック・ジェネレーターと、前記ステータス・トレーサーの出力する前記起動信号に応答して前記CPUに対するホールド要求を出力するとともにシステムから前記CPUに出力される信号をマスクする手段と、前記CPUが前記ホールド要求を受けて出力するホールド許可信号に応答して前記クロック・ジェネレーターの出力周波数を低下させるか前記クロック・ジェネレーターの動作を停止させる手段とを有することを特徴とするCPU動作周波数の制御装置。