Pat

J-GLOBAL ID：200903008333089293

半導体装置およびその作製方法

Inventor： 山崎 舜平 ,  桑原 秀明
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：1998026591
Publication number (International publication number)：1999214699
Application date： Jan. 23, 1998
Publication date： Aug. 06, 1999
Summary：

【要約】【課題】 良好な界面(ゲート絶縁膜と半導体層との)を備え、高いTFT特性を有する半導体装置およびその作製方法を提供する。【解決手段】 ゲート絶縁膜成膜時に生じるピンホールを陽極酸化物で塞ぎ、さらに第2のゲート絶縁膜を成膜することにより、陽極酸化物からの金属元素が半導体層、特にチャネル領域へ混入することを抑制する。

Claim (excerpt)：

絶縁表面上にゲート配線と、前記ゲート配線の全部もしくは一部を覆う第1のゲート絶縁膜と、前記第1のゲート絶縁膜全部もしくは一部を覆う第2のゲート絶縁膜とを有し、前記ゲート配線上の前記第1のゲート絶縁膜に存在するピンホールは、陽極酸化物で塞がれていることを特徴とする半導体装置。

IPC (2)：

H01L 29/786 ,  H01L 21/336

FI (4)：

H01L 29/78 617 W ,  H01L 29/78 612 A ,  H01L 29/78 617 U ,  H01L 29/78 627 G