Pat
J-GLOBAL ID：200903008333091484

マルチCPU構成システムおよびシステム再構成方法

Inventor：
針場 毅

About 針場 毅


Applicant, Patent owner：
日本電気移動通信株式会社

About 日本電気移動通信株式会社


Agent (1)： 岩佐 義幸
Gazette classification：公開公報
Application number (International application number)：1998317201
Publication number (International publication number)：2000148709
Application date： Nov. 09, 1998
Publication date： May. 30, 2000
Summary：
【要約】【課題】 機能分散型のマルチCPU構成システムにおいて、CPU故障が発生した場合にもシステムの運用を維持する。【解決手段】 あるCPUに障害が発生した場合、他の正常運用中CPUのうちどれかひとつのCPUがその障害を自律的に検出後に、当該CPUは、故障CPUに関わるシステム情報を取得し、その情報に含まれる故障CPU分担機能相当のプログラム構成情報に基づいて、当該プログラムを当該CPU系にロードする。あるいはN+1予備構成で予備CPU代替運用中であれば、予備CPU系に当該プログラムをロードする。これにより、自CPUが本来受け持っている機能と、故障したCPUが受け持っていた機能を併せて提供することができるため、システムを継続運用できる。
Claim (excerpt)：
1CPUに故障が発生し、運用不能状態になった場合、他の正常なCPUの内どれか1つのCPUが前記故障を検出する手段と、前記故障を検出したCPUが、故障の発生したCPUに関わるシステムデータを取得して参照し、本来故障CPUが分担する機能プログラムを新たにロードし、本来機能に加えてさらに故障CPU機能も分担して機能併合の運用を行う手段とを有してシステムを再構成することができることを特徴とするマルチCPU構成システム。
IPC (3)：
G06F 15/177 678 ,  G06F 15/177 ,  G06F 11/20 310
FI (3)：
G06F 15/177 678 A ,  G06F 15/177 678 C ,  G06F 11/20 310 F
F-Term (9)：
5B034BB11 ,  5B034CC01 ,  5B034DD05 ,  5B045AA05 ,  5B045DD03 ,  5B045HH04 ,  5B045JJ43 ,  5B045JJ44 ,  5B045JJ46
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM