電界効果型トランジスタおよびその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：岩佐義幸
Gazette classification：公開公報
Application number (International application number)：1993016660
Publication number (International publication number)：1994232389
Application date： Feb. 04, 1993
Publication date： Aug. 19, 1994
Summary：

【要約】【目的】電界効果型トランジスタの短チャネル効果を抑制する。そのために、チャネル部横方向の電位勾配を急峻にするゲート電極構造を用いる。また、安定性のある製造方法を与える。【構成】ボロンを導入したシリコン基板1上にゲート酸化膜2を介して、n+ポリシリコン3および厚さ0.2μmのタングステンシリサイド4を順次積層した構造を持つゲート電極があり、ゲート電極の両側にp+ ポリシリコンによる側壁5を設ける。n+ 領域よりなるソース・ドレイン拡散層6の接合位置は、側壁5を含んだゲート電極の両端に位置する。ダミースペーサを用いて、ソース・ドレイン拡散層6を形成後に側壁5を除去する製造方法を用いる。

Claim (excerpt)：

第一導電型の電界効果型トランジスタにおいて、第一導電型半導体、金属または金属シリサイドよりなるゲート電極と、このゲート電極に接して設けられた、電気的に接続した第二導電型の半導体多結晶よりなる側壁とを備え、前記側壁を形成する多結晶半導体の仕事関数が、前記ゲート電極を形成する第一導電型半導体、金属または金属シリサイドの仕事関数に比べ、nチャネルトランジスタの場合は大きく、pチャネルトランジスタの場合は小さくなるよう、構成材料が選択されていることを特徴とする電界効果型トランジスタ。

Patent cited by the Patent：

Cited by examiner (12)

特開昭60-043863
特開昭60-043863
特開昭59-134879

Show all

Return to Previous Page