Pat

J-GLOBAL ID：200903008378663934

薄膜トランジスタの製造方法

Inventor： 寺内 正治 ,  西谷 幹彦
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 岩橋 文雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000031404
Publication number (International publication number)：2001223363
Application date： Feb. 09, 2000
Publication date： Aug. 17, 2001
Summary：

【要約】【課題】 従来のチャネルエッチ型のTFTでは、チャネル部直上の低抵抗アモルファスシリコン膜をエッチングによって除去する際、その制御が困難なために、低抵抗アモルファスシリコン膜だけではなく、その下の、チャネル部の高抵抗アモルファスシリコン膜も一部エッチングする必要があった。このエッチングにより、高抵抗アモルファスシリコン膜にダメージが発生し、TFTのオフリーク電流が増大し、オン電流が小さくなる等、TFTの特性が劣化するという問題点があった。【解決手段】 チャネル部となる半導体層のエッチング前、若しくは後に、酸化、窒化、若しくは酸窒化処理を行う。

Claim (excerpt)：

非結晶質基板上に所定形状のゲート電極、その上に所定形状のゲート絶縁膜を形成する工程、その上に高抵抗アモルファスシリコン膜、その上に低抵抗アモルファスシリコン膜を成膜した後に、前記高抵抗アモルファスシリコン膜及び前記低抵抗アモルファスシリコン膜を所定形状に形成する工程、その上にソース・ドレイン電極となる金属を成膜した後に、所定形状に形成し、ソース・ドレイン電極を形成する工程、前記ソース・ドレイン電極をエッチングのマスクとして、前記低抵抗アモルファスシリコン膜及び、前記高抵抗アモルファスシリコン膜の一部を除去する工程を有する薄膜トランジスタの製造方法において、前記の、前記低抵抗アモルファスシリコン膜及び、前記高抵抗アモルファスシリコン膜の一部の除去工程後、エッチングで表面が出ている部分の前記低抵抗アモルファスシリコン膜及び前記高抵抗アモルファスシリコン膜の、表面から一部分を、酸素ラジカルを含む気相雰囲気中で酸化する工程、もしくは、窒素ラジカルを含む気相雰囲気中で窒化する工程、もしくは、酸素及び窒素のラジカルを含む気相雰囲気中で酸窒化する工程を含むことを特徴とする薄膜トランジスタの製造方法。

IPC (2)：

H01L 29/786 ,  H01L 21/336

FI (2)：

H01L 29/78 616 L ,  H01L 29/78 618 E

F-Term (21)：

5F110AA06 ,  5F110AA07 ,  5F110BB01 ,  5F110CC07 ,  5F110EE02 ,  5F110EE44 ,  5F110FF30 ,  5F110GG02 ,  5F110GG15 ,  5F110GG24 ,  5F110GG39 ,  5F110GG45 ,  5F110GG58 ,  5F110HK02 ,  5F110HK08 ,  5F110HK16 ,  5F110HK21 ,  5F110HK33 ,  5F110HK35 ,  5F110NN02 ,  5F110QQ09