Pat

J-GLOBAL ID：200903008391142633

SOI基板及びその製造方法

Inventor： 中井 哲弥 ,  新屋敷 浩 ,  新行内 隆之
Applicant, Patent owner： 三菱マテリアル株式会社 ,  三菱マテリアルシリコン株式会社
Agent (1)： 須田 正義
Gazette classification：公開公報
Application number (International application number)：1994177939
Publication number (International publication number)：1996046161
Application date： Jul. 29, 1994
Publication date： Feb. 16, 1996
Summary：

【要約】【目的】 基板表面から所定の深さの領域にピンホール密度が比較的小さい高品質の埋込みシリコン酸化層を形成し、かつ基板表面のSi層中の酸素濃度を低減する。【構成】 SOI基板は埋込みシリコン酸化層12中のピンホール密度が0.1個/cm2以下である。このSOI基板を作るには、シリコン基板11内部に高濃度の酸素イオンを注入した後、アニール処理してこのシリコン基板11表面から所定の深さの領域に埋込みシリコン酸化層12を形成し、この基板表面に活性なSi層11aを形成するSIMOX技術による。上記アニール処理を1250〜1400°Cの温度で1〜8時間、水素ガス雰囲気中で行うことを特徴とする。アニール処理前に基板表面にSiO2膜13及び多結晶シリコン膜14を積層しておくことが好ましい。

Claim (excerpt)：

シリコン基板(11)内部に高濃度の酸素イオンを注入した後、アニール処理することにより前記シリコン基板(11)表面から所定の深さの領域に埋込みシリコン酸化層(12)が形成され、前記基板表面に活性なSi層(11a)が形成されたSOI基板において、前記埋込みシリコン酸化層(12)中のピンホール密度が0.1個/cm2以下であることを特徴とするSOI基板。

IPC (3)：

H01L 27/12 ,  H01L 21/02 ,  H01L 21/76

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭64-072533
  
• 半導体基板の製造方法
  Gazette classification：公開公報   Application number：特願平5-329365   Applicant：日本電気株式会社