Pat

J-GLOBAL ID：200903008394175206

電界効果トランジスタおよびその製造方法

Inventor： 笠原 健資 ,  大野 泰夫 ,  国弘 和明 ,  高橋 裕之
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 高橋 詔男 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998283086
Publication number (International publication number)：2000114275
Application date： Oct. 05, 1998
Publication date： Apr. 21, 2000
Summary：

【要約】【課題】 サイドゲート効果やドレインコンダクタンスの周波数分散などのない高耐圧の電界効果トランジスタを得る。【解決手段】 P型基板2の一部にエッチングを施して絶縁領域3を備えたP型層1を形成し、その上にN型の動作層5を含む素子形成層を形成する。P型基板2の一部にイオンを注入して絶縁領域3を形成してもよい。一方、P型基板2の裏面にはオーミック電極10を形成しP型層1にコンタクトをとる。これにより、P型層1の電位が固定されてゲート電極12とドレイン電極13の電位が固定され、両電極間の電位は一様に変化する。したがって、両電極間の電界が緩和されて素子の高耐圧が保持できる。また、高電界領域で発生したホールはオーミック電極10により抜き出されるので、キンク効果を防ぐこともできる。さらに、P型層1に絶縁領域3を設けることにより寄生容量が少なく、高周波特性も改善される。

Claim (excerpt)：

P型半導体結晶基板に作製されたP層上に、N型動作層を含む素子形成層が形成された化合物半導体電界効果トランジスタにおいて、前記P型半導体結晶基板の裏面に金属電極を形成し、前記金属電極から前記P層にオーミックコンタクトをとることを特徴とする電界効果トランジスタ。

IPC (2)：

H01L 21/338 ,  H01L 29/812

F-Term (21)：

5F102FA01 ,  5F102GB02 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GJ06 ,  5F102GK05 ,  5F102GL04 ,  5F102GM06 ,  5F102GN05 ,  5F102GQ01 ,  5F102GR04 ,  5F102GR09 ,  5F102GR10 ,  5F102GS04 ,  5F102GT03 ,  5F102HC01 ,  5F102HC10 ,  5F102HC11 ,  5F102HC15 ,  5F102HC21