Pat

J-GLOBAL ID：200903008423300180

高耐圧プレーナ型半導体装置

Inventor： 村上 進 ,  福田 琢也 ,  清水 喜輝 ,  菅原 良孝
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993049005
Publication number (International publication number)：1994268198
Application date： Mar. 10, 1993
Publication date： Sep. 22, 1994
Summary：

【要約】【目的】高耐圧,高信頼さらに高破壊耐量を有する高耐圧プレーナ型半導体装置を提供する。【構成】主pn接合を形成するp型半導体層14を取り囲む電界制限リング領域16及びn+ 型リング領域17を有し、p型半導体層14に一方の主電極2が形成され、電界制限リング領域16に第1の補助電極5が形成され、n+ 型リング領域17に第2の補助電極6が形成され、一方の主電極2と第2の補助電極6とを連結する横方向に所定のシート抵抗を有する半絶縁膜8が形成された構成からなる。【効果】本発明によれば、高耐圧,高信頼さらに高破壊耐量を有する高耐圧プレーナ型半導体装置を得ることができる。

Claim (excerpt)：

主表面を有し、主表面に隣接する第1導電型の第1半導体領域,主表面から第1半導体領域内に延び第1半導体領域との間に主表面に終端する主接合を形成する第2導電型の第2半導体領域,主表面から第1半導体領域内に延び主表面において第1半導体領域から離れて第1半導体領域を包囲する第2導電型の第3半導体領域,主表面から第1半導体領域内に延び主表面において第3半導体領域から離れて第3半導体領域を包囲する第1導電型の第4半導体領域を有する半導体基体と、半導体基体の主表面上に形成された第1絶縁膜と、第1絶縁膜を貫通して第2半導体領域にオーミック接触する第1電極と、第1絶縁膜を貫通して第3半導体領域にオーミック接触すると共に第1絶縁膜上を第3半導体領域を越えて第1半導体領域上まで延びる第2電極と、第1絶縁膜を貫通して第4半導体領域にオーミック接触する第3電極と、第1絶縁膜及び第2電極上に形成された第2絶縁膜と、第2絶縁膜上に形成され一端が第1電極に他端が第3電極にそれぞれ接触する半絶縁膜とを具備することを特徴とする高耐圧プレーナ型半導体装置。