Pat

J-GLOBAL ID：200903008450278170

電子部品のはんだ付け方法

Inventor： 山口 政義
Applicant, Patent owner： 株式会社東芝
Agent (1)： 本田 崇
Gazette classification：公開公報
Application number (International application number)：1994118607
Publication number (International publication number)：1995326856
Application date： May. 31, 1994
Publication date： Dec. 12, 1995
Summary：

【要約】【目的】 BGA部品と共に許容温度の低い薄形半導体装置を一括してリフローはんだ付けを行え、しかも薄形半導体装置を高温により損傷することもないはんだ付け方法の提供。【構成】 BGA10のソルダーボール15の融点よりも低い融点のソルダーペースト41がプリント配線板20に塗布されて、電子部品の一括リフローはんだ付けがなされる。

Claim (excerpt)：

ソルダーペーストが塗布されたプリント配線板にボール・グリッド・アレイ及びボール・グリッド・アレイ以外の表面実装形の電子部品が搭載されリフローにより一括してはんだ付けされる電子部品のはんだ付け方法において、前記ソルダーペーストは前記ボール・グリッド・アレイのソルダーボールの融点よりも低い融点のものが用いられていることを特徴とする電子部品のはんだ付け方法。